always@（*）和assign的区别 网上关于这个问题没有切中要害的。在仿真时，即在Testbetch时，最关键的是always@（*）描述组合逻辑时，begin和end之间是串行，一条一条语句执行。而用assign则是并行，相当于描述的是连线。 但若在描述RTL级硬件逻辑时，二者没有任何区别，综合工具一般会按照一样的电路进行综合。... FPGA-Verilog语言 2023-03-11 60 点赞 0 评论 90 浏览
