Verilog篇(一)
Verilog在行为级建模时常用到的一些函数，变量等。1：$random(seed)，每次根据seed的值产生一个32位的有符号数，seed的数据类型必须是寄存器(reg),整形(integer),时间(time)等类型。变形$dist_uniform(seed,start,end)。integer a_time;integer AP_SEED;a_time = $dis...
拼搏花瓣
他的归档
