verilog简单实现串口（精简版）
//uart 2017.10.9 发送接收到的数据 //波特率9600 8个数据位 一个停止位 无奇偶校验module uart( clk, //50Mhz rst_n, //reset rx, //input tx //ouptut );input clk,rst_n...
