设计一个串行数据检测器。要求是：连续4 个或4 个以上为1 时输出为1，其他输入情况下为0
状态转换图如下：//******************************seqdet.v**************************************module seqdet(x,z,clk,rst,state);input x,clk,rst;output z;output[2:0] state;reg[2:0] state;wire z;para...
