时序逻辑电路设计实例
时序逻辑电路设计实例：[例1]触发器设计实例module dff( q, data, clk); output q; input data, clk; reg q; always @( posedge clk ) begin q = data; endendmodule[例2]. 电平敏感型锁存器设计实例之一module latch1( q, data, clk)...
生动冰棍
他的专栏
他的归档
热门文章
