物联网 MCU：小尺寸、大影响

56 阅读 0 评论 37 点赞

我是靠谱客的博主笑点低信封，最近开发中收集的这篇文章主要介绍物联网 MCU：小尺寸、大影响，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

　　MCU 几乎是每一个联网设备的关键元件，并有望推动数百万物联网 (IoT)“终端节点”的部署。每个终端节点都包括各种不同的元件，如表计、传感器、显示器、预处理器，以及将多种功能合并在单一器件中的数据融合元件。 IoT 终端节点的常见要求是小尺寸，因为这些器件通常被限制在很小的基底面内。例如，当考虑可穿戴设备时，体积小和重量轻是获得客户认可的关键。

　　小封装 MCU 是控制体积受限型 IoT 终端节点应用的理想元件。许多 MCU 还有其它功能，能让我们将一个功能非常强大的设计轻松放入引脚受限的形状内。灵活的引脚分配、自主运行以及智能化外设互连器件就是小引脚数 MCU 先进特性的一些示例，它们进一步提升了 MCU 的能力，对尺寸受限型应用产生很大的影响。

　　小引脚数封装

　　在 IoT 端点允许的狭窄板空间内，将 MCU 放入其中的关键促成要素是小型封装。可穿戴设备的空间尤其有限，但仍需要强大的处理和存储能力来执行传感器、感测聚合器和控制器要求的各种前端功能。芯片级封装 (CSP) 的外形超小，不需要特殊的制造能力。例如，Freescale 的 Kinetis KL03 20 引脚 CSP MCU 系列采用 20 引脚 CSP 型 1.6 x 2.0 mm 双封装尺寸。如图 1 所示，这种 20 引脚在细间距下采用 20 个焊球，可适合最小的板空间。

　　图 1：采用芯片级封装的 Freescale KL03 系列 MCU。 (感谢凯利讯半导体提供资料)

　　不过，小封装未必表示处理能力也小。 KL03 拥有强大的 48 MHZ 32 位 ARM Cortex-M0 处理器内核，以及 32 KB 片上闪存和 2 KB 片上 SRAM。多个串行接口(LPUART、SPI、I²C)能让 MCU 和轻松连接标准外设。一个带有模拟比较器和内部电压基准的 12 位 ADC 能满足常见的感测要求。为支持 IoT 中极为常见的定时运行，还采用了一个低功耗定时器和一个实时时钟。也可采用脉宽调制 (PWM) 定时器来简化机械控制应用。在非常小的 20 引脚 CSP 格式内实现如此众多的功能，对于设计人员来说这就是一个可用的大能力的典范。

　　智能集成

　　然而，MCU 制造商不会仅仅满足于在小装内放入功能强大的 CPU。增加智能集成——能够将外部辅助器件数量降至最少的专门化硬件，是在小型板空间内实现大量功能的又一种途径。举例来说，您每经过多长时间就需要将少数几个超简单的元件与外部功能组合，使其能够放入引脚有限的器件中? 当由 CPU 管理的位检测回路过慢或者消耗过多宝贵的 CPU 时间时，您是否也需要通过这样做来加快输入信号处理速度。通过添加用户片上逻辑器件，MCU 制造商正开始满足这些要求，以集成更多的逻辑器件。

　　例如，Microchip PIC16(L)F1503 MCU 就属于此类型智能集成。该器件包含少量使用所谓的可配置逻辑单元 (CLC) 的可配置逻辑器件。这些逻辑单元可用于从器件输入和内部信号来构建简单的逻辑功能。可在器件输出端使用 CLC 输出，或者将其与内部外设配合使用。图 2 所示为 CLC 逻辑图。

　　图 2：PIC 片上可配置逻辑器件框图。 (感谢凯利讯半导体提供资料)

　　这里可选择多达 16 个输入，然后就可形成一个逻辑功能，用来构建四个生成的输出。根据具体用途，可单独对每个输出进行使能、极性选择、边缘探测或者寄存。八个可能的逻辑功能包括 AND-OR、OR-XOR 、锁存器和寄存器等精选功能，这些都是引脚受限型器件所需的常见功能。例如，您可将电路板上的一些简单的门集成到 MCU 中，或者也可构建一些简单的功能，以消除常用来合并或调节器件输入的 CPU 周期。

　　请注意，我们现在可以使用硬件而非 CPU 密集型轮询和“位拆裂”技术来合并外设。这样，简单的外设摇身一变成为智能型外设，不必在 CPU 监管下工作。现在，ADC、定时器、中断控制器都可以轻松集成到一个完整的感测子系统中，且仅在子系统发出请求时才需要 CPU 介入，此时也许是出现了超时或者越界。

　　有关 Microchip 在可配置逻辑器件方面所做的努力，请参阅标题为《可配置逻辑单元》的产品培训模块。

　　高效的引脚分配

　　为 IO 引脚分配正确的功能是使用小引脚数 MCU 时面临的问题之一。在许多 MCU 中，多个外设共会用一个输出引脚，而且您希望使用的外设还可能与 IO 分配相冲突。这样，就很难在最小的封装中实现您希望的功能数量。根据您的具体资源组合，您可能需要采用较大的封装。 IO 分配也可能影响电路板布局和信号布线。如果引脚分布在不方便的位置，则可以采用比理想情况更多的板空间或者信号层来解决。

　　一些 MCU 制造商正通过提高引脚布局灵活性来消除这些限制。例如，NXP 为此增加了能够用于“交换”引脚位置的 IO 引脚阵列，以应对各种不同的片上外设信号。在 NXP 提供的 LPC82x 系列器件中(图 3)，IO 切换阵列使 29 个引脚具有了交换功能。 GPIO 信号、定时器、串行外设或者甚至是模拟输入都能任意切换至您希望连接的器件引脚。

　　图 3：NXP LPC82x 系列器件上的 IO 引脚切换阵列。

　　这种切换阵列具有全连接功能，可以把 29 个 IO 引脚中的任何一个连接至任何内部外设。 (不过也有少数例外，例如，当该器件处于边界扫描模式且 PIO_4 用于从深度省电状态唤醒时。 JTAG 引脚始终分配给引脚 PIO_0 至 PIO_4。由于相关的功能针对性特别强，因此这些例外也是可以理解的。) 这种切换阵列如此灵活，您甚至可以把多个外设输入分配给相同的器件引脚，以更多地减少引脚数量。在 LPC82x MCU 上增加切换阵列可以极大地提高设计能力，让您从正确的引脚上获取正确的信号，从而在具体应用中采用最小化的封装和板空间。

　　NXP 还向工程师提供标题为《切换阵列介绍》的产品培训模块，该培训模块可在凯利讯半导体网站上找到。

　　外设自主运行

　　借助能够将输入引脚与外设连接的 MCU 引脚，即可高效地使用 MCU 引脚。这样，我们就可构建引脚高效的自主运行外设，而且仅需 CPU 稍加介入或者根本不需要 CPU 介入。我们来考虑 Renesas 的 RL78/G13 MCU 系列(以其中的 R5F1007DANA#U0 为例)，该器件具有事件链路控制器 (ELC)，可选取不同的事件(如外部输入中断、内部中断、定时器中断或者比较匹配结果)，然后将其通过硬件与所需的外设输入连接。如图 4 所示，该器件采用外部中断来触发模数转换。无需 CPU 参与即可实现该功能，此时 CPU 甚至可以处于低功耗睡眠模式。这样就能高效使用 IO 资源，同时保持尽可能低的功率耗散，后者是大多数 IoT 应用的另一个关键要求。