目录

4 组合逻辑电路

4.1 组合逻辑电路的概述

4.2 组合逻辑电路的分析和设计

 4.2.1 组合逻辑电路的分析

 4.2.2 组合逻辑电路的设计

4.3 加法器

4.3.1 半加器和全加器

 4.3.2 加法器

 4.4 编码器

4.4.1 二进制编码器

 4.4.2 优先编码器

4.5 译码器

4.5.1 二进制译码器

4.5.2 显示译码器

4.5.3 译码器的应用

 4.5.4 数据分配器

4.6 数据选择器

 4.6.1 4选1数据选择器

 4.6.2 8选1数据选择器

 4.6.3 数据选择器的应用

 4.7 数值比较器

4.7.1 一位数值比较器

 4.7.2 集成4位数值比较器74LS85

 4.8 组合逻辑中的竞争冒险

4.8.1 产生竞争冒险的原因

 4.8.2竞争冒险的分类

 4.8.3 冒险现象的判别

 4.8.4 消除冒险现象的办法

4 组合逻辑电路

4.1 组合逻辑电路的概述

组合逻辑电路：电路输出仅取决于当前输入，与电路原来输出无关。

时序逻辑电路：电路输出与当前输入及电路原来的输出都有关。

4.2 组合逻辑电路的分析和设计

数字电子技术的基本任务

会读图：

能设计

 4.2.1 组合逻辑电路的分析

分析思路：根据给定逻辑电路，找出输出，输入间的逻辑关系，从而确定电路的逻辑功能。

基本操作：根据给定逻辑图写出输出逻辑式，并进行必要的化简。然后列真值表，分析逻辑功能。

例1 分析图示电路的功能

 4.2.2 组合逻辑电路的设计

一 基本设计步骤

设计思路：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。

基本步骤：分析设计要求并列出真值表->求最简输出逻辑式->画逻辑图

 常用中规模组合逻辑器件

某些常用的逻辑功能，经常会直接做成芯片，在设计时不需要 每次重新设计，直接拿来使用即可，即提高了效率也降低了成本。

加法器

编码器

译码器

数据选择器

数据分配器

数据比较器

4.3 加法器

采用逻辑处理方法实现加法运算的数字电路。

 加法器可以实现对两个n位的二进制数的加运算，一般由半加器和全加器组成。各负责一位二进制数的加运算。

多位二进制加法运算的基本规则：

（1）逢二进一。

（2）最低位是两个数（加数和被加数）的相加，不需考虑进位。

（3）其余各位都是三个数相加，包括加数、被加数和来自低位的进位。

（4）任何位相加都产生两个结果：本位和、向高位的进位。

4.3.1 半加器和全加器

 4.3.2 加法器

1.串行进位加法器

高位全加器的进位输入必须等待全部低位加运算结束后产生了进位信号才能进行。

2.超前进位加法器

各位进位输入直接由所有低位的加数和最低位进位输入C-1综合得出，不再等待低位加运算结果。

以增加器件为代价提高运算速度

 3.加法器的应用

4位集成超前进位加法器CT74LS283

例4.3.3 用74283将8421BCD码转换成余3BCD码

解  每组余3BCD码值比对应的8421BCD码值多  3，可采用4位加法器74283对输入的8421BCD加（0011） 2  转换成余3BCD码输出。

 4.4 编码器

编码器——将一组信息编成相应二进制码的过程，称为编码，实现编码功能的电路称为编码器。

4.4.1 二进制编码器

 4.4.2 优先编码器

当有两个或两个以上的信号同时有效，电路只能对其中优先级别最高的一个信号进行编码，而其它优先级别低的有效信号没有作用。

 优先级别的高低由设计者事先规定好，一般经常会按输入信号的序号大小规定其优先级别， 比如序号最大输入信号优先级别最高。

常用的优先编码器有:  

8线-3线二进制优先编码器74148，

10线-4线二-十进制优先编码器74147。

4.5 译码器

译码器——将输入二进制代码的各种组合转换成对应信号输出的逻辑电路。

4.5.1 二进制译码器

 常用集成二进制译码器

1. 双 2-4 译码器74LS139

 2.三位二进制译码器74138

输入3位二进制码，输出8个低电平有效的信号。

4.5.2 显示译码器

在数字电路中，通常希望测量处理结果用十进制数、文字或符号显示出来，因此需要各种显示器和相应的显示译码器。

一 显示器的分类

1.LED——发光二极管

阳极电平比阴极电平高时发出一定波长范围的光，不同的掺杂材料发光颜色不同。

2.2.LCD——液晶显示器

液晶是具有晶体光学特性的有机化合物，其透明度和显示颜色受外加电场控制。

二 显示方法分类

1.分段式

发光半导体为段状，若干段排列成一个通用字符（如8、米等）。控制不同段发光可形成其它显示符。

2.点阵式

发光半导体为点状，显示器由发光点排列成阵列形式构成，控制不同的点发光形成显示符。

3.字形重叠式

每个发光半导体为一个特定字符，多个字符在显示器中重叠。根据显示需要控制不同的字符发光。

三 七段半导体数码显示管

7个段状发光二极管a,b,c,d, e,f,g平铺排列成数字8。

 四 七段共阴显示译码器74HC4511

输入8421BCD码，输出7个高电平有效的信号控制七段共阴显示器的7个段极，使之显示十进制数符，具有试灯、消隐、锁存和驱动控制功能。

4.5.3 译码器的应用

1.用译码器实现组合逻辑函数

当二进制译码器的使能有效、输入码为函数变量时，各输出对应的是函数各个最小项，相当于一个最小项输出器。任何逻辑函数都可以用最小项之和的标准与-或式表示。

 4.5.4 数据分配器

 根据地址信号的要求将一路输入数据分配到指定输出通道上去的逻辑电路称为数据分配器，又称多路分配器。

 输出端的下标数值等于其被分配输出数据时的地址码值

 由控制D信号的分配去向。

4.6 数据选择器

 根据地址信号的要求，从多路输入数据中选择其中一路输出的逻辑电路，称为数据选择器。

下标数值与地址码相同的输入端信号被选择到输出。

 4.6.1 4选1数据选择器

 集成双四选一数据选择器74153

 4.6.2 8选1数据选择器

根据3位地址码A2、A1、A0的控制，从8个数据输入D0～D7中选择1个输出。

 4.6.3 数据选择器的应用

 例：用4选1数据选择器实现函数

 例：用8选1数据选择器74151实现函数

 用4选1数据选择器实现3变量函数

当函数变量数比所用数据选择器地址码位数多时，可利用逻辑门综合多余变量后从数据端口输入。

 4.7 数值比较器

比较两个n位二进制数A、B的大小或是否相等的逻辑电路。

输入要比较的两个n位二进制数A、B，输出三个电平信号分别表示A>B、A<B、A=B三种比较结果。

多位数值比较方法：

从高位到低位分别比较各位数。

 当高位数不等时，得比较结果；

当高位数相等时，顺位序比较低1位数；

当两个数的所有位分别相同时，两数相等。

4.7.1 一位数值比较器

例：试设计一个1位二进制数比较器

 4.7.2 集成4位数值比较器74LS85

 4位数值比较器74LS85的级联扩展

 4.8 组合逻辑中的竞争冒险

4.8.1 产生竞争冒险的原因

 4.8.2竞争冒险的分类

 4.8.3 冒险现象的判别

例：判断右图电路是否存在竞争冒险

 4.8.4 消除冒险现象的办法

一、修改逻辑设计，增加冗余项

在卡诺图中对相切格加冗余圈。

在函数式中增加由冒险条件变量构成的冗余项来屏蔽冒险脉冲。针对1型冒险增加冗余与项、针对0型冒险增加或项。

二、加选通、封锁信号

互补信号稳定时，选通逻辑门，

互补信号改变时，封锁逻辑门。

三、加滤波电容

利用电容的充放电作用消除冒险产生的窄脉冲

最后

以上就是爱听歌奇迹为你收集整理的数字逻辑电路——第四章 组合逻辑电路4 组合逻辑电路的全部内容，希望文章能够帮你解决数字逻辑电路——第四章 组合逻辑电路4 组合逻辑电路所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。