最近面试SAR ADC总是被问到DAC 单位电容的取法

综合热噪声、工艺电容误差、寄生电容和开关电容的切换方式这四个方面去考量

公式的选取以及mismatch的考虑方法会影响很大，电容太大会导致相应的比较器带宽很大，开关也要很大，才能保证建立，然后使得功耗也很大，最终结果是电路设计被电容拖的根本没法实现。
楼主注意静态mismatch的计算时候，如果电荷重分配的电容是按照分段或者Thermal码，则DNL相应计算要减小，这样会使得cap的要求减小很多。
另外，mismatch的考虑方式：如果按照单个cap的mismatch，若干个线性叠加的话会很大，但是实际情况并不是线性叠加，而是呈正态分布，所以只要3 selgma的mismatch满足就好。

66分段应该根据高位电容选择sigmaC<2^((M-1)/2-N)，sigma<0.14% 3sigma<0.046%

关于电容mismatch，这么多页就没几个人理解的是对的。12位精度说的是最高位电容，这个电容由好多个所谓的Cu组成，对于一个LSB的Cu，为什么要求他要达到12位精度？
我做10/12B 高速SAR ADC，所谓的Cu从来都不超过1fF。
MSB电容的mismatch才要求12位精度，至于LSB要求很低的

说一说我的理解，我觉得SAR ADC里面热噪声一般都能够满足，关键是单位电容的失配，假设单位电容失配为sigma，这里的sigma为相对标准偏差，那么对于12比特的SAR ADC，最高位电容大小为2 ^ 11*C ，其相对标准偏差为sigma/sqrt(2 ^ 11)，要满足12比特的精度，一般要求绝对偏差在0.5LSB以内，那么绝对偏差为sqrt(2^11) * 3 * sigma<0.5（这里取3个sigma保证），得到sigma为0.37%，即只需要单位电容误差在千分之三以内，对于0.18um工艺，这个电容在20~30f左右，就能满足，并不需要你说的这么严格。 如果理解有误，请指出。

按照DNL和INL定义计算相应的标准方差，二进制权重时：单端结构：sigma(DNL)max= sqrt(2^N-1) * sigma(Cu)
差分结构：sigma(DNL)max= sqrt(2^(N+1)-2)/2 * sigma(Cu)
3*sqrt(2 ^ N-1) * sigma(Cu)<0.5LSB，sigma(Cu)<1/(3 * 2 * sqrt(2^N-1))
10bit精度要求：sigma(Cu)<0.52%
12bit精度要求：sigma(Cu)<0.26%

最后

以上就是故意白羊为你收集整理的最近面试SAR ADC总是被问到DAC 单位电容的取法的全部内容，希望文章能够帮你解决最近面试SAR ADC总是被问到DAC 单位电容的取法所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。