杰理之高低速（HSB/LSB）时钟硬件模块【篇】

77 阅读 0 评论 51 点赞

我是靠谱客的博主热心夏天，最近开发中收集的这篇文章主要介绍杰理之高低速（HSB/LSB）时钟硬件模块【篇】，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

通过对芯片进行温度范围-40℃到80℃测试,探测芯片最高稳定运行频率,得到如下测试结论：

①默认推荐系统频率320MHz和SDRAM频率198MHz；

②若有更高性能要求，系统频率可设为396MHz,和SDRAM频率可设为240MHz，和内核电压档位设为最高挡位1.38V。

当需要系统时钟为396M：修改配置为 SYS_CLK=396MHz;

sdram时钟配置在 isd_config_rule.c 文件中 SDRAM_PLL3_EN=0; 和 SDRAM_PLL3_NOUSB_EN=0; 选项，注意：两个选项只能开启其中1个。当开启 SDRAM_PLL3_EN=1; 则sdram强制为240M，SDK程序允许使用硬件USB2.0接口。当开启 SDRAM_PLL3_NOUSB_EN=1; ，则sdram跟随 SDRAM_CL=2 的选项选择对应时钟，此时 SDRAM_DQ_DLY_TRM=3;也需要更改对应值，SDK程序禁止使用硬件USB2.0接口。

注意：系统时钟>320MM,则高速时钟分频系数为2，即HSB_DIV=2;，否则系统可能出现无法正常运行，特别是系统时钟>=360M。。

③若客户系统频率配置超过了396MHz，存在极大的风险；