FPGA学习笔记之数字电路篇二
第三章 组合逻辑电路的应用3.1 编码器的verilog代码module Digital_Encoder( I,A);input [7:0] I;output [2:0] A;reg [2:0] A;always @(*)begin case(I) ...