systemverilog中Configuration的用法详解SystemVerilog中Configuration的用法
SystemVerilog中Configuration的用法1. Configconfiguration是一套用来描述设计中实例来源的一套显式规则, 它的规则如下:2. 语法config < config_name >;design [< library >.]< cell >defaul...