时序收敛：基本概念1. FPGA时序的基本概念2.输入时序约束3.寄存器-寄存器的时序约束4.输出时序约束5. 总结
对于FPGA而言，时序收敛是一个很重要的概念。在我看来，时序约束是必要的，但不是在最重要的，我们应该在设计初始就考虑到时序问题，而不是完全的靠约束来获得一个好的结果。但我认为，对FPGA时序的分析能力是理解其运行机制的必要条件。之前也简单看过这方面的内容，却没有很正确的认识。这两天看了看UG612和相关内容，记录在此，这应该有一系列文章，现已基本完成。 系列目录 ...
