FPGA 按键控制数码管
module Digital(clk,key,dig,out); input clk,key; output dig; output[7:0] out; wire dig; reg[7:0] out; reg[4:0] count; assign dig=0; div(clk,clk_1khz); always@(posedge clk_1khz) begin
怕孤独外套
他的归档
热门文章
