![静态时序分析简明教程(六)]时钟组与其他时钟特性](/uploads/reation/bcimg9.png)
静态时序分析简明教程(六)]时钟组与其他时钟特性
在第二章中，我们讨论了一个复杂的电路设计不可能只存在一个时钟域，面对不可避免地多时钟域问题，我们采用**时钟组**的方式来描述不同时钟之间的关系。而在第三章中，我们使用SDC命令去约束和描述那些非理想的时钟特性，如过渡时间、偏移、抖动、延迟等。虽然说在布局布线完成后，他们的数值或者形态会发生改变，但这些约束依旧值得学习，因为他们在整个芯片设计的前面阶段为我们提供了重要的参考。
