Verilog 中 task的使用方法
任务（task）:相当于是一个函数，在主程序中不调用该任务，该任务是不会执行的。任务的写法：task task_name(input a; //定义输入端口output b; //定义输出端口);//这里写任务需要执行的操作，该段代码中不能包含always块和initial块。endtask任务的调用：虽然任务中不能出现always和initial块，但是调用任务却是在initial和always块中调用的。调用： t...
