FPGA Verilog 并行全比较算法（大点数)FPGA Verilog 并行全比较算法（大点数)
FPGA Verilog 并行全比较算法（大点数)排序算法的意义：排序是一种重要的数据运算,传统的排序方法主要靠软件串行方式实现,包括冒泡法、选择法、计数法等,这些算法大多采用循环比较,运算费时,实时性差。不能满足工程上越来越高的实时性要求。FPGA由于其优秀的并行运算能力，充分利用这种能力可在短短数个周期内完成大点数（如256点）的排序任务。算法介绍：并行全比较算法时一种...
