甜蜜苗条

文章
3
资源
0
加入时间
2年10月21天

分频电路的verilog实现

偶数2分频 由偶数二分频波形可知,每次在时钟的上升沿,寄存器的状态进行翻转,就能得到二分频后的时钟。代码如下:module div2_clk(input clk,input rst,output clk_div );reg clk_div_r;assign clk_div = clk_div_r;always@(posedge cl