FPGA/CPLD控制串口（VHDL版）本文已搬家至【嵌入式开发】FPGA/CPLD控制串口（VHDL版）
本文已搬家至【嵌入式开发】FPGA/CPLD控制串口（VHDL版）
美满小猫咪
【HDLBits刷题】Dff8p.
Create 8 D flip-flops with active high synchronous reset. The flip-flops must be reset to 0x34 rather than zero. All DFFs should be triggered by the negative edge of clk.实现具有高电平同步复位的8个D触发器，同时复位值为0x34，下降沿触发。module top_module ( input clk, input
docker容器挂载宿主主机目录的操作方法
有一项重要的参数 -v 目录挂载，就是让容器内部目录和宿主主机目录关联起来，这样就可以直接操作宿主主机目录
