基于Verilog搭建一个卷积运算单元的简单实现前言1. 图片的缓存与读取2. 滑窗的构建3. 权值的读取4. 卷积运算
基于Verilog实现卷积神的运算需要，有3个要素，图片信息、滤波器权值信息和大量的乘加运算，一个基本的卷积运算过程如图1所示，本博客是在前文（1. Vivado简单双端口RAM 使用，问题探析和基于verilog的CNN搭建缓存图片数据浅析）分析的基础上，系统的说明具体的实现过程，主要包括代码分析和仿真实现，旨在自我学习记录。为了加深理解，且便于仿真，本实验模拟了一个大小为5×5大小的图片结和2×2的滤波器，注意：本实验没有考虑偏置项。图1 卷积的实现过程图2 图片（左）和滤波器（右）
