verilog行为级建模（1）verilog行为级建模（behavioral model）
verilog行为级建模（behavioral model）Verilog HDL的抽象层级行为级（behavioral） ，更高层级的对逻辑的行为进行建模；RTL级 逻辑在寄存器级（register level）进行建模；结构级（structural） 逻辑在寄存器和门级进行建模；程序块（procedural blocks）Verilog的行为级代码一般要写在程序块内部，但也有例外。Verilog中有两种程序块：initial：initial块在零时刻开始执行，且仅执行一次。alwa
