粗暴机器猫

文章
4
资源
0
加入时间
4年1月25天
基本数字电路的Verilog实现

基本数字电路的Verilog实现

基本数字电路的Verilog实现1.半加器module halfadd(x,y,s,cout);input x;input y;output s;output cout;assign s = x^y;assign cout = x&y;endmodule半加器RTL视图2.全加器module fulladd(cin,x,y,s,cout);input cin;input x;input y;output s;output cout;assign s = xycin
verilog 2023-05-11

他的专栏

Photoshop教程（0）
电脑常识（0）
python编程（0）
JavaScript（0）
Windows 10（0）
Fireworks教程（1）
verilog（1）
matlab单步调试不出错（1）
Oracle Basic Knowledge（1）

他的归档

2023年05月（2）

热门文章

1
Fireworks 绘制矢量的邮件图标
2
基本数字电路的Verilog实现
3
matlab单步调试不出错,Matlab的程序单步调试没问题，而直接运行就会有错误？
4
RMAN 系列（四） ---- RMAN 备份