fpga-第一次在同一个文件中写两个module模块，其中上面一个模块是作为子模块
module ram(clk,rst,in,out); input clk; input rst; input[31:0]in; output[31:0]out;endmodulemodule ram1(clk,rst,indata,out
耍酷秀发
他的归档
热门文章
