verilog-同步复位与异步复位
同步复位sync异步复位async特点复位信号只有时钟上升沿到来时才有效无论时钟沿是否到来，只要复位信号有效，就进行复位verilog描述always@(posedge clk)always@(posedge clk or negedge rst_n)总结推荐使用异步复位，同步释放的方式，而且复位信号低电平有效同步清零module dff(d,clk,rst_n,q);input d,clk,rst_n;output reg q;alway...
