Verilog中一些特殊的函数自动（递归）函数常量函数带符号函数
最近在看夏宇闻的书，函数声明部分，其中提到一些之前没有用到过的函数，在此作为记录自动（递归）函数Verilog中的函数是不能够进行递归调用的。设计模块中若某函数在两个不同的地方被同时开发调用，由于这两个调用同时对同一块地址空间进行操作，那么计算结果将是不确定的。若在函数声明中使用了关键字automatic, 那么该函数将成为自动的或可递归的，即仿真器为每一次函数调用动态地分配新的地址空间，每一个函数调用对各自的地址空间进行操作。因此，自动函数中声明的局部变量不能通过层次名进行访问。而自动函数本身
