【FPGA】EDA技术综合设计 带同步复位和使能控制端的4位二进制加1计数器带同步复位和使能控制端的4位二进制加1计数器：
带同步复位和使能控制端的4位二进制加1计数器计数器的原理本质上和分频器一样，对板子上的原有时钟的周期进行计数，达到一定周期后进行重新计数，这时记为一个数，Q加1，达到最大值后，Q清零，使能端en，当en为低电平无效的时候，不进行计数，Q保持为0，按下复位键后计数器进行重新计数。......
