时序逻辑中的锁存器、触发器、寄存器
1、基本概念 时序逻辑一般由锁存器、触发器、寄存器构成。 锁存器（latch）：锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或使能信号）信号的电平值，即当锁存器处于使能状态时，输出才会随着数据的输入发生变化。 触发器（flipflop）：触发器是边沿敏感的存储单元，数据存储的动作由某一信号的上升沿或下降沿进行同步的·。（钟控D触发器其实就是D锁存器，边沿触发器才是真正的D触发器） 寄存器（register）：寄存器是用来暂时...
