故意荔枝

文章
3
资源
0
加入时间
4年2月6天
python快排递归非递归

python快排递归非递归

递归形式如下:alist = [3,1,2,9,0,7,4,8,5,6]def quickSort(alist,start,end): if start >= end: return index = start privior = alist[index] low = start hight = end #这个whil...
python 2023-10-18
ALTERA verilog Error (12007): Top-level design entity is undefined

ALTERA verilog Error (12007): Top-level design entity is undefined

ALTERA verilog Error (12007): Top-level design entity “test1” is undefined这个错误的原因，是因为项目名称叫做test1，但是verilog中(myverilog.v)，找不到这个名称叫test1的module。顶级模块的名称必须与项目名称一致。把myverilog.v中的内容改成下面这个样子就OK了，module test1( // 注意这里名称要用test1 BKPT, nRESET, nPSEN, CLKO.
Verilog 2023-07-03

他的专栏

Photoshop教程（0）
PHP编程（0）
硬盘存储（0）
编程技巧（1）
Verilog（1）
python（1）

他的归档

2023年10月（1）
2023年07月（1）
2022年05月（1）

热门文章

1
值得推荐的Idea十几大优秀插件(小结)
2
ALTERA verilog Error (12007): Top-level design entity is undefined
3
python快排递归非递归