轻松蚂蚁

文章
2
资源
0
加入时间
4年1月24天
#Verilog HDL# 之 UDP学习（陷阱篇）

#Verilog HDL# 之 UDP学习（陷阱篇）

Verilog有内建原语如门，传输管，开关等，这些都是相当小的原语，如果我们需要更为复杂的原语，verilog提供了UDP，也就是用户定义原语（User Defined Primitives）. 使用UDP可以建模组合电路和时序电路。
Verilog HDL 2023-11-27

他的专栏

JavaScript（0）
显卡（0）
leetcode（1）
Verilog HDL（1）

他的归档

2023年11月（1）
2023年08月（1）

热门文章

1
leetcode刷题 - 67.二进制求和（Python）67.二进制求和
2
#Verilog HDL# 之 UDP学习（陷阱篇）