独热码状态机，SR锁存器延迟模型，移位除法器模型
独热码状态机进行时序电路设计时，一般都要根据设计要求画出状态转换图，然后根据状态图来确定如何编写代码。该实例状态转换图如下编写模块代码如下module ex8_1(clock,reset,x,y1,y2);input clock,reset;input x;output y1,y2;reg y1,y2;reg[3:0] cstate,nstate;parameter s0=4'b0001,s1=4'b0010, //本例中采用独热码，当然使用二进制码也可 s2=4'b010
