尊敬大白

文章
7
资源
0
加入时间
4年1月22天

排序算法之快速排序

    之前写过了快速排序的算法(快速排序),这里写的与之前的稍有不同,目的主要是为了归纳《算法设计技巧与分析》这本书中的所有算法的代码实现,所以不遗余力的再次总结一下。   伪代码和算法的效率分析直接贴图划分伪代码(找出快速排序的w位置,使得w左边所有的数小于它,w右边所有的数大于它)排序伪代码(调用SPLIT划分算法)效率分析(还是十分可观的)实现代码:#include <stdio.h...

2017级校赛总结

这次校赛之前还有些慌,因为最近的状态不是特别好,有四级的拖累,不过比赛的结果还是相对可以接受的,拿了第二名,可惜的是最后一个题目没有交上。     比赛过程:   因为受之前新生赛的影响,感觉老师不会把简单题目放在前面,所以草草的看了一眼题目就跳过了,继续浏览其他的题目,然后看了搬书那道题目,刚开始也没有看清看成了任意本书都可以放在一个书包中,不过确认了是一个贪心的题目。后来听到戴老板猛烈

迅为linux下串口,迅为IMX6ULL开发板Linux RS232/485驱动实验(上)

在 arm 设备中串口是很常用的一个外设,不仅可以用来打印信息,还可以用于外接设备和其他传感器通信。根据不同的电平,串口分为 TTL 和 RS232,但是在Linux内核中的驱动程序是一样的,在串口上外接RS485 类似的芯片就可以把 RS232 信号转换为 RS485 信号,非常方便。在 i.MX6UL 终结者开发板上,RS232、RS485 和GPS模块都接到了 UART3 接口上,内核驱动都...

Verilog有限状态机三段式描述方法【原创*改进】

1、好的状态机标准好的状态机的标准很多,最重要的几个方面如下:第一,状态机要安全,是指FSM不会进入死循环,特别是不会进入非预知的状态,而且由于某些扰动进入非设计状态,也能很快的恢复到正常的状态循环中来。这里面有两层含义:其一要求该FSM的综合实现结果无毛刺等异常扰动;其二要求FSM要完备,即使受到异常扰动进入非设计状态,也能很快恢复到正常状态。第二,状态机的设计要满足设计的面积和速度...