在always@()模块下，不能再使用always@来检测上升沿或者下降沿，但有一种小算法，分享一下。
假设要检测en的上升沿：
always@(posedge clk)begin
en_delay1 <= en;
end
always@(posedge clk)begin
if(en == 1 && en_delay1 == 0)begin//此处为检测en的上升沿
......
end
end
最后
以上就是现代秀发最近收集整理的关于Verilog一种检测信号上升沿的方法的全部内容，更多相关Verilog一种检测信号上升沿内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复