善良魔镜

文章
2
资源
0
加入时间
2年10月24天

第三章 硬件描述语言verilog(三)功能描述-时序逻辑

文章目录第六节 功能描述-时序逻辑6.1 always语句6.2 D触发器6.2.1 D触发器结构6.2.2 D触发器波形6.2.3 D 触发器代码6.2.4 怎么看FPGA波形6.3 时钟6.4 时序逻辑代码和硬件6.5 阻塞语句和非阻塞赋值第六节 功能描述-时序逻辑6.1 always语句时序逻辑的代码一般有两种:同步复位的时序逻辑和异步复位的时序逻辑。在同步复位的时序逻辑中复位不是立即有效,而在时钟上升沿时复位才有效。其代码结构如下:always@(posedge clk) begini