兴奋钢铁侠

文章
6
资源
0
加入时间
2年10月24天
Verilog 初级入门概念讲解（wire 和 reg 类型的区别， always 和 assign 的区别，“阻塞”赋值 和 “非阻塞赋值”的区别 ）

Verilog 初级入门概念讲解（wire 和 reg 类型的区别， always 和 assign 的区别，“阻塞”赋值 和 “非阻塞赋值”的区别 ）

作者：姚纪元    很多刚学Verilog HDL （硬件描述语言）的朋友肯定会对阻塞赋值和非阻塞赋值比较疑惑，那我们就一起来抛开这层迷雾吧。    首先我们要理解两种变量类型 Net Type（连线型）和 Register Type （寄存器型）。（有些参考书上有分为3种类型，这个无关紧要）    Net Type（连线型），从名字上理解就是“导线”呗，导线的这头和导线的
Verilog 2023-06-01

他的专栏

JavaScript（1）
Photoshop教程（1）
PHP编程（1）
3GPP协议（1）
Verilog（1）
C（1）

他的归档

2023年08月（1）
2023年06月（1）
2023年04月（1）
2022年04月（3）

热门文章

1
JavaScript满天星导航栏实现方法
2
PS怎么设计会员卡? ps设计健身房会员卡的教程
3
PHP中key和current,next的联合运用实例分析
4
3GPP协议学习以及分享0 背景1 3GPP组织介绍2 规范导读及文档命名规则
5
Verilog 初级入门概念讲解（wire 和 reg 类型的区别， always 和 assign 的区别，“阻塞”赋值 和 “非阻塞赋值”的区别 ）
6
C primer plus 学习笔记 第7章 C控制语句：分支和跳转        第7章 C控制语句：分支和跳转